虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

快速算法基于FPGA的二值图像连通域<b>标记</b>快速算法实现

  • 基于FPGA的二值图像连通域标记快速算法实现

    针对高速图像目标实时识别和跟踪任务,需要利用系统中有限的硬件资源实现高速、准确的二值图像 连通域标记,提出了一种适合FPGA实现的二值图像连通域标记快速算法。算法以快捷、有效的方式识别、并 记录区域间复杂的连通关系。与传统的二值图像标记算法相比,该算法具有运算简单性、规则性和可扩展性的 特点。

    标签: FPGA 二值图像 标记 快速算法基于FPGA的二值图像连通域标记快速算法实现

    上传时间: 2016-11-19

    上传用户:nathanlgy

  • 在充分研究了原有的二值图像加密算法的基础上

    在充分研究了原有的二值图像加密算法的基础上,结合混沌序列的特性提出了一种基于位扩展的灰度图像加密算法,并作了对比试验

    标签: 二值图像 加密算法

    上传时间: 2014-01-11

    上传用户:gtzj

  • 基于FPGA的路径识别图像传感器的设计

    基于彩色路径识别的视觉导航方法是当前自动导航小车领域的研究热点和方向。视觉导航是指根据地面路径和被控对象之间的位置偏差控制其运行的方向,因此,地面彩色路径图像的摄取及其识别处理就成为视觉导航系统中的基础和关键。在当前的视觉导航系统设计中,图像处理的硬件平台都是基于通用微处理器,嵌入式微处理器或者DSP进行设计的。这些处理器一个共同的特点就是数据串行处理,而图像处理过程涉及大量的并行处理操作,因此传统的串行处理方式满足不了图像处理的实时性要求。 鉴于微处理器这方面的不足,作者提出一种使用FPGA实现图像识别的并行处理方案,并据此设计一个智能图像传感器。该传感器采用先进的FPGA技术,将图像采集及其显示,路径的识别处理以及通信控制等模块集成在一个芯片上,形成一个片上系统(SOC)。其主要功能是对所采集的彩色路径图像进行识别处理,获得彩色路径的坐标及其方向角,并将处理结果发送给上位机,为自动导航提供控制依据。 本文将彩色路径的识别处理过程划分为三个阶段,第一阶段为颜色聚类识别,以获得二值路径图像,第二阶段为数学形态学运算,用于对第一阶段中获得的二值图像进行去斑处理,第三阶段为路径中心线的定位及其方向角的测量。图像传感器与上位机的通信采用异步串行方式,由于上位机需要控制该传感器执行多种任务,作者定义一种基于异步串行通信的应用层协议,用于上位机对传感器的控制。在图像的显示中,为了弥补图像采集的速率和VGA显示速率的不匹配,作者提出一种基于单端口存储器的图像帧缓冲机制,通过VGA接口将采集的图像实时地显示出来。 根据上述思想,作者完成了系统的硬件电路设计,并对整个系统进行了现场调试。调试结果表明,传感器系统的各个模块都能正常工作,FPGA中的数字逻辑电路能够实时地将路径从图像中准确地识别出来,.充分体现了FPGA对路径图像的高速处理优势,达到了设计预期目标,在一定程度上丰富了路径图像识别处理的技术和方法。

    标签: FPGA 路径识别 图像传感器

    上传时间: 2013-04-24

    上传用户:ghostparker

  • 针对嵌入水印后的二值图像

    针对嵌入水印后的二值图像,利用其频域特性检测隐藏信息。

    标签: 水印 二值图像

    上传时间: 2013-12-26

    上传用户:xinzhch

  • 基于FPGA的红外图像处理技术

    本文在深入分析红外焦平面阵列热成像系统工作原理的基础上,根据红外图像处理系统的实际应用,研究了相应的图像处理算法,为使其实时实现,本文对算法基于FPGA的高效硬件实现进行了深入研究。首先对IRFRA器件的工作原理和读出电路结构进行了分析,叙述了相应的驱动电路设计原理和相关模拟电路的处理技术。然后,以本文设计的基于FPGA高速红外图像处理硬件系统为运行平台,针对红外温差成像图像高背景、低对比度的特点和系统中主要存在的非均匀性图案噪声,研究了非均匀性校正和直方图投影增强算法的实时实现技术。还将基于FPGA的红外图像处理的实现技术,拓展到一些空域、频域及基于直方图的图像处理基本算法。其中以红外增强算法作为重点,引入了一种易于FPGA实现、基于双阈值调节、可有效改善系统成像质量的增强算法。并在FPGA硬件平台上成功地实现了该算法。最后,本系统还将处理后的图像数据转化成了全电视信号,实时地显示在监视器上。实验结果表明,本文设计的系统,能够很好地完成大容量数据流的实时处理,有效地改善了图像质量,显著提高了图像显示效果。

    标签: FPGA 红外图像 处理技术

    上传时间: 2013-07-02

    上传用户:AbuGe

  • 基于FPGA的JPEG编解码芯片设计

    近年来,随着微电子技术的高速发展,数字图像压缩编码技术的逐渐成熟,实时图象处理在多媒体、HDTV、图像通信等领域有着越来越广泛的应用,图像压缩/解压的IC芯片也已成为多媒体技术的核心,实现这些算法芯片的研究成为信息产业的新热点.该文基于FPGA设计了JPEG图像压缩编解码芯片,通过改进算法优化结构,在合理地利用硬件资源的条件下,有效地挖掘出算法内在的并行性.在JPEG编码器设计中,改进了JEONG的DCT变换算法,采用流水线优化算法解决时间并行性问题,提高了DCT/IDCT模块的运算速度;设计了基于查找表结构的定点乘法器,便于在设计中共享乘法单元,以适应流水线设计的要求;依据Huffman编码表的规律性,采用并行查找表结构,用较少的存储单元完成Huffman编解码的运算,同时也提高了编解码速度.在JPEG解码器设计中,根据Huffman码字本身的特点和JPEG标准,设计了一种Huffman码字分组结构,基于该结构提出分组Huffman查找表及地址编码的设计方法,进而完成了新的快速Huffman解码算法及其模块设计.整个设计及其各个模块都在ALTERA公司的EDA工具QUARTUSII平台上进行了逻辑综合及功能和时序仿真.综合和仿真结果表明,基于FPGA的JPEG图像编解码芯片消耗很少的FPGA硬件资源,达到了较高的工作频率,在速度和资源利用率方面均达到了较优的状态,可满足实时JPEG图像编解码的要求.在逻辑设计的基础上,该设计可以进一步作硬件仿真和实验,将源代码烧录进FPGA芯片,作为独立器件或有自主知识产权的JPEG IP模块,应用于可视电话、手机和会议电视等低成本JPEG编解码系统的实现.

    标签: FPGA JPEG 编解码 芯片设计

    上传时间: 2013-05-31

    上传用户:yuying4000

  • 基于FPGA的远程视频传输系统

    本文对基于FPGA的远程视频传输系统进行了研究。主要内容如下: (1)在系统发送端将数据采集等逻辑控制和图像压缩集成在一片FPGA上,此方案减小了系统体积,提高了系统的集成度。 (2)系统图像压缩部分基于FPGA的二维小波变换的设计与实现,选用5/3整数提升小波,提升过程采用折叠结构可以节省系统的资源。采用FPGA实现小波变换与使用DSP处理器的“DSP+ASIC”方案相比,具有速度快,数据宽度可任意设置的特点,并且VHDL语言具有可移植性的特点,具有更强的通用性。 (3)数据采集时采用乒乓操作存储轮流向两片外部存储器存、取采集的图像数据,能够保证图像整帧采集和稳定连续的数据压缩和数据传输,节约缓存空间,提高了速度,优于单存储器的方法。

    标签: FPGA 远程视频 传输系统

    上传时间: 2013-06-01

    上传用户:superhand

  • 图像压缩:硬件基于fpga的源代码

    图像压缩:硬件基于fpga的源代码

    标签: 图像压缩 硬件 fpga

    上传时间: 2022-06-24

    上传用户:

  • 基于FPGA的Viterbi译码器设计与实现.rar

    卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法,该算法译码性能好、速度快,并且硬件实现结构比较简单,是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展,使用FPGA实现Viterbi译码器的设计方法逐渐成为主流。不同通信系统所选用的卷积码不同,因此设计可重配置的Viterbi译码器,使其能够满足多种通信系统的应用需求,具有很重要的现实意义。 本文设计了基于FPGA的高速Viterbi译码器。在对Viterbi译码算法深入研究的基础上,重点研究了Viterbi译码器核心组成模块的电路实现算法。本设计中分支度量计算模块采用只计算可能的分支度量值的方法,节省了资源;加比选模块使用全并行结构保证处理速度;幸存路径管理模块使用3指针偶算法的流水线结构,大大提高了译码速度。在Xilinx ISE8.2i环境下,用VHDL硬件描述语言编写程序,实现(2,1,7)卷积码的Viterbi译码器。在(2,1,7)卷积码译码器基础上,扩展了Viterbi译码器的通用性,使其能够对不同的卷积码译码。译码器根据不同的工作模式,可以对(2,1,7)、(2,1,9)、(3,1,7)和(3,1,9)四种广泛运用的卷积码译码,并且可以修改译码深度等改变译码器性能的参数。 本文用Simulink搭建编译码系统的通信链路,生成测试Viterbi译码器所需的软判决输入。使用ModelSim SE6.0对各种模式的译码器进行全面仿真验证,Xilinx ISE8.2i时序分析报告表明译码器布局布线后最高译码速度可达200MHz。在FPGA和DSP组成的硬件平台上进一步测试译码器,译码器运行稳定可靠。最后,使用Simulink产生的数据对本文设计的Viterbi译码器的译码性能进行了分析,仿真结果表明,在同等条件下,本文设计的Viterbi译码器与Simulink中的Viterbi译码器模块的译码性能相当。

    标签: Viterbi FPGA 译码器

    上传时间: 2013-06-24

    上传用户:myworkpost

  • 基于FPGA的智能小车系统.rar

    基于FPGA的智能小车系统就是本地计算机通过接入Internet小车实现对远端工作现场、危险工作地段等特殊环境进行监视和控制的系统。智能小车是智能行走机器人的一种,这种智能小车可以适应不同环境,不受温度、湿度、空间、磁场辐射、重力等条件的影响,可以在人类无法进入或生存的环境中完成人类无法完成的探测任务。适用于国防及民用多个领域。整个系统以遥控小车装置为基础,通过配置在上面的摄像头实现图像的采集及对行车道的检测,通过配置的红外测温仪探测环境和目标的温度,具有一定的智能性。其明显的优点是可以通过网络远程控制小车运行及采集现场的温度、图像等相关信息,完成人类在特定条件下无法完成的工作。对人类的科学研究、探索未知领域、远程监控等有着重要的意义。 论文在深入研究SOPC和嵌入式操作系统的基础上,提出了基于FPGA的智能小车远程监控方案。采用FPGA来实现,可以充分利用现有的IP核,功能扩展容易,设计开发成本低,上市时间快,修改方便,甚至可以远程重构系统。与单片机相比,集成度高,可靠性好,调试和维护方便。 论文主要内容包括以下几个部分:在对智能小车功能分析的基础上,设计了硬件系统,并在FPGA上构建了基于Nios Ⅱ的嵌入式系统,配置了SPI、串行口和以太网接口模块和驱动程序,以及各种存储器。移植了μClinux操作系统,配置嵌入式Web服务器,编写CGI程序,设计了动态网页;并对行车道检测系统进行了研究,在DSP Builder中构建了该模块,并在Matlab中进行了仿真。在研究数码相机模块和红外测温模块的基础上,编写了图像采集和温度测量程序以及小车运动控制程序,并对系统进行了调试,初步达到通过Internet实现远程监控的目的。

    标签: FPGA 智能小车

    上传时间: 2013-05-24

    上传用户:1047385479